PRODUCTS CENTER
研旭着力于嵌入式领域、电气领域进行上下游产品的研发、生产、销售
64路PWM同步控制板
▌产品特点
DSP和FPGA双CPU联合控制系统，DSP采用TI公司的TMS320F28335, FPGA采用的是ALTERA公司的EP1C3T144C8,该系统设计充分考虑了DSP和FPGA各自的优缺点，通过地址总线和数据总线将处理器结合在- -起的DSP+FPGA双核架构，可以灵活地在系统中配置运行模式。
DSP和FPGA双CPU联合控制系统，是我公司成熟的一个工业控制方案，可可靠运行，方便用户进行二次开发。控制系统适用于电力电子、电机驱动控制、电力测控保护、自动化控制等领域。在开发过程中，工程师只需专注上层应用，降低了开发难度和时间成本，从而实现产品的快速开发上市，多方位的技术支持协助工程师进行底板设计和调试以及多核软件的开发。
——多达64路PWM,PWM由FPGA编程后输出。
——10/ 100M以太网口， 采用W5300, 支持固件TCP/IP协议: TCP，UDP, ICMP,IPv4, ARP，IGMP， PPoE, Etherneto
TMS320F28335的特点
采用高性能32位浮点DSP28335,主频是150MHz,方便电机控制，电力设备控制及工业控制等。
片上存储器
FLASH 256K X 16位SRAM 34K X 16位BOOT ROM 8K X 16位OPT ROM 1K X 16位
其中FLASH、OPT ROM受口令保护，可以保护用户程序。
片上外设
PWM 12路HRPWM 6路QEP 2通道
ADC 2X8通道，12位， 80ns转换时间，0- -3V输入量程
SCI 3通道
MCBPS 2通道
CAN 2通道
SPI 1通道
IIC 1通道
▌W5300特点
一支持 固件TCP/IP协议: TCP，UDP，ICMP, IPv4, ARP， IGMP, PPPoE,Ethernet
一支持8个 独立端口同时工作
一高速网络数据传输，速率可达到50Mbps
一支持混合网络TCP/IP协议栈(软 件/硬件TCP/IP协议栈)
一支持ADSL连接 (支持带P AP/CHAP认证模式的PPoE协议)
一不支持IP分片功能
一内部128K字节存储器用于数据通信(内部TX/RX存储器)
一根据端口通信数据吞吐量动态调整内部TX/RX存储器的分配
一支持存储器到存储器的DMA功能(只有16位数据总线宽度才支持，从模式)
一内嵌10BaseT/100BaseTX的以太网物理层
一支持自动握手功能(全双工，半双工)
一支持 自动MDI/MDIX (信号线极性交叉)
一支持LED网络指示 (TX, RX，全双工/半双工，IP地址冲突，网络连接和网络速度)
一支持第三方物理 (PHY) 接口一支持8/16位数据总线
一支持2种主机接口模式 (直接访问模式和间接访问模式)
一外部25MHz工作频率 (给内部锁相环逻辑电路，周期40ns)
一内部锁相环时钟输出150MHz (锁相环时钟，周期大约为6.67ns)
一网络工作频率：25MHz（100BaseTX）或2.5MHz（10BaseTX）
一3.3V工作电压，I/O口可承受5v电压
一内部带1.8V电压调整器
一0.18um的CMOS工艺
一LQFP-100，14*14mm无铅封装
▌PWM控制器程序说明
PWM控制板采用双核CPU，分别为DSP和FPGA。其中DSP在系统中起到桥接的作用，PWM波形由FPGA产生。由DSP 接收网口所发数据包，解析后将频率和占空比的数据实时发送给FPGA, FPGA根据收到DSP的数据后产生相应的PWM波形。
▌ADC采集器程序说明
DSP+FPGA结构最大的特点是结构灵活，有较强的通用性适于模块化设计，从而能够提高算法效率;同时其开发周期较短,系统易于维护和扩展。
例如,一个由DSP+FPGA结构实现的实时信号处理系统中,低层的信号预处理算法处理的数据量大,对处理速度的要求高,但运算结构相对比较简单适于用FPGA进行硬件实现，,这样能同时兼顾速度及灵活性。高层处理算法的特点是所处理的数据量较低层算法少，但算法的控制结构复杂，适于用运算速度高、寻址方式灵活、通信机制强大的DSP芯片来实现。
FPGA可以完成模块级的任务起到DSP的协处理器的作用。它的可编程性使它既具有专用集成电路的速度,又具有很高的灵活性。
DSP具有软件的灵活性;而FPGA具有硬件的高速性,从器件上考察,能够满足处理复杂算法的要求。这样DSP+FPGA的结构为设计中如何处理软硬件的关系提供了- -个较好的解决方案。同时该系统具有灵活的处理结构,对不同结构的算法都有较强的适应能力,尤其适合实时信号处理任务。
产品中心